La presente invenzione mira a risolvere i problemi legati alla programmazione parallela multi-architettura, utilizzando un procedimento innovativo e automatico per la generazione di codice parallelo ad alto livello di astrazione eseguibile ad elevate prestazioni su elaboratori elettronici con architetture eterogenee multi-core o many-core o ibride.
Ente di Ricerca:
Università di Siena
Priorità e ambiti:
Industry 4.0
